Domaines de compétence

Hardware design :

• Très bonne connaissance du VHDL
• Bonne connaissance du flot de conception d’ASICs et de FPGAs
• Familier avec les outils : Modelsim, Quartus et Libero
• Connaissance des bases de l'électronique.

Programmation:

• Expérience pratique en C, Perl, Java, JavaCard et en Test unitaire JUNIT
• Familier avec les outils Eclipse et Visual Studio

Qualité et gestion de configuration : Familier avec ClearCase, PVCS et Reqtify

Systèmes d’exploitation: Familier avec : LINUX, Solaris et MS Windows.

Langues :

• Arabe : très bon niveau orale et écrit.
• Français : très bon niveau orale et écrit.
• Anglais : bon niveau (higher intermediate), score TOEIC : 750 (en 2006).
  

Expérience professionnelle

Depuis Mai 2010:

Ingénieur études FPGA (référent téchnique de l'équipe FPGA) chez Zodiac Aerospace Maroc : Conception et test de composants FPGA faisant partie du système de distribution électrique des avions :

• Spécification et implémentation des modules FPGA en respectant la norme DO 254

• Test d'intégration de la carte électronique contenant les modules FPGA (à Paris)
  

Projet actuel : coeur électrique de l'A350

De Décembre 2007 à Avril 2010:

Ingénieur de développement et test de logiciel embarqué pour cartes à puce chez MU-Electronics pour le compte d’Oberthur technologies :

Développement et maintenance de produits carte à puce NFC (ISO/IEC 14443) pour le paiement du transport public compatible avec la norme Calypso :

• Spécification et définition d’architecture.

• Implémentation fonctionnelle en C et JavaCard.

• Test unitaire en Junit

• Portage sur processeur Samsung (Coeur RISC 16 bits)

D’Août 2006 à Novembre 2007:

Ingénieur de conception de circuits intégrés dédiés aux équipements wireless chez MU-Electronics pour le compte de Texas Instruments :

• Design RTL de plusieurs fonctions (Power management, I²S, PCM, clock generator, interface digital/analog, de-bouncer, FIFOs, ...)

• Synthèse et RTL rule check

• Vérification fonctionnelle par test bench classique et par Specman.

Etudes

FORMATION

Ingénieur d’Etat en télécommunications :

• 2003-2006 : Institut Nationale des Postes et Télécommunications (INPT).
• 2001-2003 : classes préparatoires TSI (Grand admis au concours national commun).
• 2001          : Bac technique série Electronique.

STAGES

07/2005 à 06/2006 : Stage (stage d'été + find d'étude) avec THALES AIR DEFENSE (TAD). Le sujet consistait à réaliser une architecture générique appelée COGFA (Common Open Generic FPGA Architecture), permettant le débogage et la gestion du flot de données dans un FPGA. Le travail réalisé était conforme aux normes de TAD.

PROJETS REALISES A L’ECOLE

• Implémentation d’un filtre FIR en VHDL, développé pour confronter l’architecture générique COGFA à une application concrète RADAR, le filtre est paramétrable (jeux de coefficients, décimation …), et respecte des exigences dures de performance.
• Réalisation d’un serveur web embarqué sur FPGA permettant l’accès à distance à l’architecture COGFA, le serveur web utilisé est BOA, et µClinux comme OS, la partie applicative CGI est réalisée en langage C.
• Commande d’un mini ascenseur par CPLD, réalisé avec le kit UP1 d’ALTERA contenant un CPLD de la famille MAX 7000S.